- 2009-10-14FPGA和单片机串行通信接口的实现
- 摘要：本文针对由FPGA构成的高速数据采集系统数据处理能力弱的问题，提出FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232协议，具有较强的通用性和推广价值。 1 前言 现场可编程逻辑器件（FPGA）在高速采集系统中的应用越来越... [阅读全文]
- 2009-10-14基于VHDL的串口通信程序
- -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 --PC机上安装一个串口调试工具来验证程序的功能。 -- 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 --制器，10个bit是1位起始位，8个数据位，1个结束 --位。串口的波特律由程序中定义的d... [阅读全文]
- 2009-10-14如何拆分大的组合逻辑？
- lflhust： 图1是很多为了提高系统时钟采用的拆分大组合逻辑的方法，但是没有提供具体如何拆分的实例。我觉得实例才是重要的。但我不明白在写代码时，如何知道这样写会被综合成一个很大的逻辑，一些简单的可以想到(比如大的计数器应该分成多个来做)，但是更复杂的实在是... [阅读全文]
- 2009-07-15基于FPGA 的SPI 自动发送模块设计
- 一、摘要： SPI 接口应用十分广泛，在很多情况下，人们会用软件模拟的方法来产生SPI 时序或是采用带SPI 功能模块的MCU。但随着可编程逻辑技术的发展，人们往往需要自己设计简单的SPI 发送模块。本文介绍一种基于FPGA 的将并行数据以SPI 串行方式自动... [阅读全文]
- 2009-02-18有限状态机编码技巧
- 状态机的编码 a、状态机的编码。Biary、gray-code 编码使用最少的触发器，较多的组合逻辑。而one-hot编码反之。由于CPLD 更多的提供组合逻辑资源，而FPGA 更多的提供触发器资源，所以CPLD多使用gray-code，而FPGA多使用one-hot 编码。另一方面，对于小型设计使用g... [阅读全文]
- 2009-01-13VHDL实现多路彩灯控制器
- 本文介绍应用美国ALTERA公司的MAX+Plus II平台，使用VHDL硬件描述语言实现的多路彩灯控制器。 一、多路彩灯控制器设计原理 设计一个彩灯控制程序器。可以实现四种花型循环变化，有复位开关。整个系统共有三个输入信号CLK，RST，... [阅读全文]
- 2009-01-13用VHDL语言设计延时电路
- 用VHDL语言设计延时电路时一般用计数器或计数器的级联来实现。 下面以一个实例来说明如何实现任意时间量的延时。 在5 MHz时钟CLK控制下对同步信号SYNC进行N延时(SYNC脉冲宽度为2 μs，脉冲重复频率为1 kHz... [阅读全文]
- 2008-08-18FPGA设计经验之边沿检测
- 在同步电路设计中，边沿检测是必不可少的！ 例如：在一个时钟频率16MHz的同步串行总线接收电路里，串行总线波特率为1Mbps。在串行总线的发送端是在同步时钟（1MHz）的上升沿输出数据，在接收端在同步时钟的下降沿对输入数据进行... [阅读全文]
- 2008-06-26VHDL上机手册(基于Xilinx ISE & ModelSim)
- 1 ISE 软件的运行及ModelSim 的配置 2 创建一个新工程 3 创建一个VHDL源文件框架 4 利用计数器模板向导生成设计 *5 仿真 6 创建Testbench波形源文件 7 设置输入仿真波形 *8 调用ModelSim 进行仿真简介 9 ... [阅读全文]
- 2008-05-12基于SOPC的函数信号发生器的设计
- 信号发生器在电子测量和自动控制领域应用十分广泛,常用的信号发生器大多由模拟电路构成,由于电路复杂、调试麻烦且精度低等缺点,一些复杂模拟电路已被数字电路所代替。随着计算机软、硬件的发展,计算机与外设之间的数据通信越来越频繁,也越来越便利,... [阅读全文]
- 2008-04-28VHDL设计MOORE型有限状态机时速度问题的探讨
- 1 引言 随着微电子技术的迅速发展，人们对数字系统的需求也在提高。不仅要有完善的功能，而且对速度也提出了很高的要求。对于大部分数字系统，都可以划分为控制单元和数据单元两个组成部分。通常，控制单元的主体是一个有限状态机，它接收外部信号以... [阅读全文]
- 2008-04-14基于CPLD的一种容错状态机的设计
- 状态机是一种十分重要的时序电路,常用于描述数字系统的控制单元,在数字系统有着广泛的应用,如步进电机、数据存储器的读写、总线控制器等。本文结合具体课题;采用ALTERA的CPLD器件EPM7032实现了一种容错的状态机;采用VHDL语言编程,实际使用效果良好,... [阅读全文]
- 2008-04-02自动售货机控制系统VHDL有限状态机实现
- 1 引言 有限状态机FSM(Finite State Machine)及其设计技术是实用数字系统设计中实现高效率、高可靠逻辑控制的重要途径。传统的状态机设计方法需进行繁琐的状态分配、绘制状态表、化简次态方程等，而利用VHDL可以避免这些繁琐的过程，直接利用状态转... [阅读全文]
- 2008-01-09消除状态机毛刺策略探讨
- 随着EDA技术的高速发展，以大规模和超大规模器件FPGA/CPLD 为载体、以VHDL(硬件描述语言)为工具的电子系统设计越来越广泛。有限状态机(简称状态机)作为数字系统控制单元的重要设计方案之一，无论与基于VHDL语言的其他设计方案相比，还是与可完成相似... [阅读全文]
- 2008-01-09有限状态机的VHDL优化设计
- 1．引言 当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。状态机及其设计技术水平决定了系统设计的优劣[... [阅读全文]
推荐文章
热门文章